第10章: 砂からチップへ — 製造プロセスの全景

10.1 ウェハーとは何か — シリコンの円盤

すべての話は、シリコンウェハー という円盤から始まる。

ウェハーとは、超高純度の単結晶シリコンの塊を、薄く（約 0.7mm）スライスした円盤のこと。直径は 300mm（12 インチ）が現代の標準（製造方面では旧来の 200mm・150mm も今なお現役）。

次世代として 450mm ウェハー が一時検討されたが、装置開発コストが膨大で頓挫した。今後しばらくは 300mm 主流が続く見込み。

10.2 単結晶を引き上げる ── チョクラルスキー法

シリコンウェハーの作り方を、ざっくり辿る。

1. 石英 (SiO₂) を還元してシリコンに（純度 約 99%、メタラジカル・グレード）
2. これを化学的に精製し 多結晶シリコン に（純度 99.99999%、9N）
3. 多結晶シリコンを溶かし、種結晶を浸して引き上げる ── チョクラルスキー法（CZ 法）
4. 直径 300mm、長さ 1〜2m の 単結晶インゴット ができる
5. ダイヤモンドワイヤで薄くスライスし、表面を磨いて 鏡面ウェハー に

純度はここで イレブンナイン (99.999999999%) に達する。 これは「1 兆個に 1 個」の異物しかない世界。

主要プレイヤー（300mm シリコンウェハー）：

日本企業が世界シェアの 50% 以上を握っている。 半導体工場が世界中どこにあっても、原料の出発点は日本製、というのが業界の地味な事実。

10.3 前工程と後工程の違い

ウェハーから完成チップまで、半導体製造は大きく 2 つに分かれる。

ニュースで「2nm プロセス」「3nm プロセス」と聞くのは 前工程 の話だ。 そして「チップレット」「3D 積層」「CoWoS」と聞くのは 後工程 の話。

10.4 前工程の繰り返し ── 成膜・露光・エッチング

前工程は「成膜 → 露光 → エッチング」のサイクルを、何十回も 繰り返す。

1. 成膜 (Deposition)

ウェハーの上に薄い膜を作る。膜の種類は様々：

• 熱酸化 : ウェハーを酸素中で熱して SiO₂ 膜を作る
• CVD (化学気相成長) : ガスを反応させて膜を堆積（窒化膜、酸化膜、多結晶 Si）
• PVD (物理気相成長、スパッタ) : 金属の標的を叩いて金属膜を堆積
• ALD (原子層堆積) : 1 原子層ずつ厚みを制御。極薄ゲート絶縁膜などに

2. 露光 (Lithography)

膜の上に フォトレジスト（感光剤）を塗り、回路パターンの マスク を通して紫外線を照射する。 光が当たった部分のレジストが化学変化する。次章で詳述。

3. 現像 (Develop)

レジストを溶剤で洗い、光が当たった部分（または当たらなかった部分）だけ残す。 これで「次の工程で削りたい場所だけ穴が開いた状態」になる。

4. エッチング (Etching)

剥き出しになった膜を化学的または物理的に削る：

• ウェットエッチング : 薬液で溶かす（古典的、いまも一部用途で）
• ドライエッチング : プラズマで叩く（現代の主流）

5. レジスト除去・洗浄

残ったレジストを剥がし、表面を綺麗にする。

6. ドーピング (前章で見たイオン注入)

必要な場所に不純物（リン、ホウ素）を打ち込む。

7. CMP（化学機械研磨）

表面を原子レベルで平坦化 する。次の層を綺麗に積むため。

これを 何十層 も繰り返す。総工程数は最先端で 1000 を超える。

10.5 後工程 ── ダイシング、ワイヤボンド、テスト

ウェハーが完成したら、後工程に渡される。

1. ウェハーテスト: 各チップを通電して良否を判定（不良はインクで印を付ける）
2. ダイシング: ウェハーをチップ単位に切り出す
3. ダイボンド: 切り出したチップをパッケージ基板に接着
4. ワイヤボンド or バンプ接続: チップと外部端子を電気的に接続
5. モールド: 樹脂で封止
6. 最終テスト: 完成品としての電気特性を全数試験
7. マーキング・梱包

ここまでで、ようやく「半導体チップ」として出荷可能になる。

近年は 先端パッケージング が後工程の中で急成長している。 チップレット、HBM 接続、CoWoS、ファンアウト WLP（Wafer Level Package） ── これらは次の第 12 章で扱う。

10.6 なぜクリーンルームが要るのか

前工程は、すべて クリーンルーム という特殊な環境で行われる。

最先端ファブの清浄度は クラス 1（1 立方フィート中の 0.5μm 以上の粒子が 1 個以下）。 ちなみに屋外の空気は クラス 100 万 くらい。手術室で クラス 1,000〜10,000。

なぜそこまで清浄にする必要があるか：

クリーンルームの作り方：

• HEPA / ULPA フィルタ で天井全面から空気を吹き降ろし（ダウンフロー）
• 床は穴あきのグレーチング、地下に空気を循環
• 入る人は防塵服（バニースーツ）を着用
• 装置間は ミニエンバイロメント で更に局所清浄化（FOUP）

そして気温・湿度・気圧も極めて精密に制御。 1 棟あたりの建設費は数千億〜数兆円。それがファブが「ギガファブ」と呼ばれる所以だ。

10.7 1 枚のチップに何ヶ月、なぜそんなにかかるか

ニュースで「半導体は注文してから数ヶ月かかる」と聞く。これは事実だ。

• 製造前のリードタイム: マスク作成、設計検証、生産計画
• 前工程: 約 2〜3 ヶ月（最先端なら 3+ ヶ月）
• 後工程: 約 1 ヶ月
• テスト・品質保証: 数週間
• 物流: 国際輸送、検査

合計で 4〜6 ヶ月 が当たり前。 だから「需要が急増したから増産」と言っても、出てくるのは半年後。

この時間軸が業界の難しさを生む

半導体業界は 需要変動 + 6 ヶ月のリードタイム という構造的時差を抱える。
これがブルウィップ効果を生み、半導体景気サイクル（好況と不況の振幅が極端に大きい）の原因になる。

10.8 ファブの規模感

最後に、現代の半導体工場（ファブ）の規模感だけ。

TSMC Fab 18（台湾、3nm/5nm の主力）:

• 月産 ウェハー 約 10〜15 万枚
• 床面積 約 30 万㎡（東京ドーム 6〜7 個分）
• 投資総額 約 230 億ドル
• 従業員数 数万人規模

TSMC Kumamoto JASM（熊本、2024 年稼働開始）:

• 月産 ウェハー 約 5.5 万枚（第 1 工場）+ 4 万枚（第 2 工場、建設中）
• 投資総額 約 200 億ドル
• 日本政府から 約 1.2 兆円の補助 を受領

ファブ 1 棟 = 都市 1 つぶんの予算。 これが「半導体は国家戦略」と呼ばれる所以である。詳しくは第 15 章で。

10.9 この章の振り返り

• すべての出発点は シリコンウェハー (直径 300mm の単結晶円盤、純度イレブンナイン)
• ウェハーは 信越化学・SUMCO など 日本企業が世界の半分以上を供給
• 半導体製造は 前工程 + 後工程 に大別。前工程は2〜3 ヶ月、後工程は 1 ヶ月
• 前工程は 成膜 → 露光 → 現像 → エッチング → 洗浄 → ドーピング → CMP のサイクルを何十回も繰り返す
• 後工程は ウェハーテスト → ダイシング → 接続 → 封止 → 最終テスト
• すべては クリーンルーム（クラス 1〜10）で実施、ホコリ 1 個が致命的
• 1 枚のチップが完成するまで 4〜6 ヶ月

この章で読めるようになるニュース

• 「TSMC 熊本ファブ、第 2 工場の建設を開始」 → 月産数万枚規模、投資総額数兆円、数年がかりの計画、と即イメージできる
• 「信越化学、シリコンウェハー値上げを発表」 → 半導体産業の上流の話、世界供給に影響、と読める
• 「チップの納入リードタイムが半年から 9 ヶ月に延長」 → 4-6 ヶ月の基本リードタイムが伸びている → 業界が逼迫している、と分かる

次章は、製造工程の中で 最もドラマチックな 露光技術。 ASML、EUV、2nm の正体に踏み込む。