付録

用語集

ニュースで頻出する半導体ワードを、本書の流儀で言い換えた索引。
分からない単語が出たらここに戻ってくる。
五十音 / アルファベット ではなく、地図上の位置 で並べている。

仕組み編の用語

用語ざっくり言うと
半導体 (Semiconductor)導体と絶縁体の中間の物質。外からの操作で性格が変わる
シリコン (Si)半導体の主役材料。砂の主成分でもある
バンドギャップ電子が動けないエネルギーの隙間。広いと絶縁体、無いと金属、中ぐらいだと半導体
ワイドギャップ半導体バンドギャップが広く、高耐圧・高温に強い。SiC、GaN が代表
ドーピング (Doping)シリコンに微量の不純物を混ぜて性格を変えること
n 型半導体リンなどを混ぜて電子を多くした半導体
p 型半導体ホウ素などを混ぜてホール (電子の穴) を多くした半導体
pn 接合n 型と p 型を貼り合わせた境界。一方通行の電気の門になる
ダイオードpn 接合で電流を一方向にだけ流すデバイス
トランジスタ電子のスイッチ。半導体産業の基本素子
MOSFET現代の標準的なトランジスタ。ゲート電圧でチャネルを作る
CMOSn と p の MOSFET をペアで使う回路スタイル。低消費電力
集積回路 (IC)1 枚のシリコン上にトランジスタを集積したもの
ムーアの法則集積度は指数関数的に伸びる、という 1965 年の予測
論理ゲートAND、OR、NOT などの最小単位。NAND だけで全論理が作れる

種類編の用語(製品カテゴリ)

用語ざっくり言うと
ロジック半導体計算する半導体。CPU、GPU、SoC、AI アクセラレータ
メモリ半導体覚えておく半導体。DRAM、NAND、SRAM、HBM
アナログ半導体連続信号を扱う半導体。電源 IC、オペアンプ、RF
パワー半導体大電力を切り替える半導体。MOSFET、IGBT、SiC、GaN
CPU汎用計算プロセッサ。順番に処理が得意
GPU並列計算プロセッサ。大量の単純計算が得意、AI で主役化
SoCSystem on a Chip。CPU+GPU+NPU+その他を 1 チップ統合
NPUNeural Processing Unit。AI 推論専用ユニット
TPUGoogle が作る AI 専用チップ
AI アクセラレータ行列演算特化の AI 専用チップの総称
MCUマイクロコントローラ。組み込み機器の小さい CPU
FPGA製造後に回路を書き換えられる柔軟チップ
ASIC特定用途専用のカスタムチップ
x86 / Arm / RISC-VCPU の命令セット (ISA) の三大勢力
DRAM揮発性メモリ。PC・スマホの主記憶
NAND フラッシュ不揮発性メモリ。SSD・USB メモリ
SRAM高速な揮発性メモリ。CPU 内のキャッシュ
HBMDRAM を縦積みした高帯域メモリ。AI GPU の隣に並ぶ
3D NANDNAND セルを縦に数百層積み上げた構造
SiC (炭化ケイ素)ワイドギャップ半導体。EV インバータ等
GaN (窒化ガリウム)ワイドギャップ半導体。急速充電器・RF
IGBT高耐圧・大電流のパワー半導体。EV、列車、産業用
PMIC電源管理 IC。電源電圧を分配する
CIS (イメージセンサー)光を電気信号に変える半導体。ソニーが世界一
RF 半導体無線通信用の半導体。5G、Wi-Fi、Bluetooth
MEMS半導体プロセスで作る微小機械。マイク、加速度、ジャイロ
VCSEL面発光レーザー。LiDAR、Face ID、データセンター光通信

製造編の用語(プロセス・装置)

用語ざっくり言うと
ウェハーシリコンの円盤。直径 300mm が標準
チョクラルスキー法 (CZ 法)単結晶シリコンを引き上げる製法
イレブンナイン純度 99.999999999%。半導体級シリコンの規格
前工程 (Front-End)ウェハー上にトランジスタを作る工程
後工程 (Back-End)ウェハーを切り出してパッケージにする工程
ファブ (Fab)半導体製造工場
クリーンルーム1 立方フィートに 0.5μm 以上の粒子が 1 個以下の超清浄空間
成膜 (Deposition)ウェハー上に薄膜を作る工程。CVD、PVD、ALD
ALD (原子層堆積)原子 1 層ずつ厚みを制御する成膜法
リソグラフィ (露光)マスクのパターンを光で焼き付ける工程
フォトレジスト露光に使う感光剤。日本企業がほぼ独占
マスク (レチクル)回路パターンが描かれた原版
EUV (極端紫外線)波長 13.5nm の光源。ASML が独占供給
High-NA EUVEUV の次世代版。開口数を上げて解像度向上
ArF 液浸193nm の光源 + 水で 7nm 級まで対応した露光技術
エッチング膜を化学的・物理的に削る工程
CMP化学機械研磨。表面を原子レベルで平坦化
イオン注入ドーピングの実工程。リン、ホウ素を打ち込む
○nm プロセス製造世代の名前。実寸ではなくマーケティング表記
FinFETヒレ状チャネルを 3 面ゲートで囲む構造。22-5nm
GAA (Gate-All-Around)チャネルを 4 面全部ゲートで囲む構造。3nm 以降
チップレット役割ごとに分けた小さなチップを後で束ねる設計
TSV (シリコン貫通電極)チップを縦に貫通する電極。3D 積層に必須
CoWoSTSMC の 2.5D パッケージング技術。AI GPU で標準
EMIBIntel の 2.5D パッケージング技術
FoverosIntel の 3D 積層技術
Hybrid Bonding銅と酸化膜を直接接合する 3D 積層技術
UCIeチップレット間インターコネクトの業界標準規格
OSAT後工程専業企業
マルチパターニング同じ光で複数回露光して細い線を重ねる手法

産業編の用語(企業・制度)

ビジネスモデル

用語ざっくり言うと
IDM設計から製造まで全部やる企業(旧来モデル)
ファブレス設計だけする企業(NVIDIA、Apple、Qualcomm)
ファウンドリー製造だけする企業(TSMC、Samsung Foundry、Intel Foundry)
OSAT後工程だけする企業(ASE、Amkor、JCET)
水平分業設計・製造・後工程を異なる会社で分担する構造

制度・地政学

用語ざっくり言うと
CHIPS 法米国の半導体補助金法。総額約 527 億ドル
EU Chips Act欧州の半導体補助金法。総額約 430 億ユーロ
Entity List米国の輸出禁止リスト。Huawei や SMIC が指定
対中半導体輸出規制 (BIS 規制)2022 年 10 月開始の米国対中規制パッケージ
大基金中国の国家集積回路産業投資基金
IDM 2.0Intel の戦略。自社製造 + 外部ファウンドリの両立

企業名インデックス

ロジック半導体(ファブレス)

ファウンドリー

IDM(メモリ)

IDM(アナログ・パワー)

製造装置

材料

さらに学ぶための文献

入門レベルでさらに踏み込みたい人向け:

技術レベルで踏み込みたい人向け:

結びに

本書を通じて、ニュースに登場する半導体ワードが 「地図」の上に置けるように なったことを願う。

半導体」と一括りにせず、

を即座に判別できれば、もうあなたは半導体ニュースの専門書を補助なしで読める。

そして次に新しい用語が現れたとき、地図のどこに置くかを問う癖がついていれば、業界の進化に置いていかれることはない。

良い半導体ニュースの旅を。